Original document

SURGE VOLTAGE SUPPRESSOR

Publication number: JP6038543

Publication date:

1994-02-10

Inventor:

OGURI HIROSHI

Applicant:

MEIDENSHA ELECTRIC MFG CO LTD

Classification:

- international:

G05F1/10; H02H9/04; H02M1/00; H02M7/48; H02P27/06; G05F1/10;

H02H9/04; H02M1/00; H02M7/48; H02P27/04; (IPC1-7): H02M7/48;

G05F1/10; H02H9/04; H02M1/00; H02P7/63

- European:

Application number: JP19920190465 19920717 Priority number(s): JP19920190465 19920717

View INPADOC patent family View list of citing documents


Report a data error here

Abstract of JP6038543

PURPOSE:To suppress a surge voltage without lowering an output voltage of an inverter as much as possible by connecting a series circuit of a capacitor and a resistor to be used for a filter for suppressing dv/dt to an input terminal near a motor. CONSTITUTION:A filter 1 for suppressing dv/dt has a line reactor LL, and a series circuit of a resistor R and a capacitor C connected to an input terminal near a motor 3. Thus, the series circuit of the resistor R and the capacitor C is connected to the input terminal near the motor 3 to form a filter by utilizing a reactor component of a line (a cable for connecting an inverter to the motor) 4. Thus, the drop of an output voltage of a PWM inverter 2 to be applied to the motor 3 is reduced, a reactor value can be reduced, and a surge voltage to be applied to the motor 3 can be suppressed.

-• t_x

4



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-38543

(43)公開日 平成6年(1994)2月10日


(51) Int.Cl. ⁵ H 0 2 M 7/48 G 0 5 F 1/10 H 0 2 H 9/04 H 0 2 M 1/00 H 0 2 P 7/63	識別記号 庁内整理番号 M 9181-5H 3 0 4 G 4237-5H C 9059-5G F 8325-5H 3 0 2 S 9178-5H	F 1 技術表示箇所 審査請求 未請求 請求項の数3(全 4 頁)
(22)出願日	特願平4-190465 平成4年(1992)7月17日	(71)出願人 000006105 株式会社明電舎 東京都品川区大崎2丁目1番17号 (72)発明者 小栗 浩 東京都品川区大崎2丁目1番17号 株式会 社明電舎内 (74)代理人 弁理士 志賀 富士弥 (外1名)
	•	

(54)【発明の名称】 サージ電圧抑制装置

(57)【要約】

【目的】 サージ電圧を抑制するようにしたものである。

【構成】 PWMインバータ2の出力端にリアクトルしを介して長い線路4の一端を接続し、その線路4の他端に電動機3を接続する。線路4が接続される電動機3の入力端には抵抗RとコンデンサCとからなる直列回路を設け、この直列回路と線路リアクトルししとでdv/dt抑制用フィルタ回路1を形成する。



1

【特許請求の範囲】

【請求項1】 インパータ出力側にリアクトルを設け、 このリアクトルに線路リアクトルが形成される長さのケ ーブルを介してインパータ出力電圧を電動機に与えて運 転する装置において、

d v/d t 抑制用フィルタ回路に使用するコンデンサと 抵抗との直列回路を、電動機近傍の入力端に接続したこ とを特徴とするサージ電圧抑制装置。

【請求項2】 前記直列回路をインバータ側に配設し、一端が電動機の入力端に接続され、他端が前記直列回路に接続したケーブルを設けたことを特徴とする請求項1 記載のサージ電圧抑制装置。

【請求項3】 電動機の入力端に一端が接続され、他端が整流回路の入力側に接続されたケーブルを設け、前記整流回路の出力側をインバータの直流入力側に接続したことを特徴とする請求項1記載のサージ電圧抑制装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はPWM制御インパータで運転される電動機の入力端子に発生するサージ電圧抑制装置に関するものである。

[0002]

【従来の技術】近年、パワートランジスタやIGBTを制御素子に使用したPWM制御インバータが電動機駆動に適用されているが、従来のサイリスタインパータ制御に比べパワートランジスタやIGBTのスイッチング速度が速いことから、インバータと電動機間のケーブル長が長くなると電動機端子間に、インバータ出力電圧波高値の2倍以上のサージ電圧が発生する。このサージ電圧のために電動機巻線に焼損事故を発生したり、絶縁破壊 30 を発生したりするおそれがある。

[0003]

【発明が解決しようとする課題】上記サージ電圧の発生原因としてはインバータ出力電圧の立上りが急峻であることに起因していることが判明した。従って、インバータ出力電圧の立上りの急峻度を抑制するために図6に示すようなしCR(L:リアクトル,C:コンデンサ,R:抵抗)からなるしCRフィルタ回路1をPWMインパータ2の出力端に設ける手段が提案されている。しかし、図6に示すしCRフィルタ回路1を用いると、リアクトルしの値が大きいものを使用しなければならないので、リアクトルしによりインバータ出力電圧が低下してしまう問題がある。なお、3は電動機である。

【0004】この発明は上記の事情に鑑みてなされたもので、インバータ出力電圧をできるだけ降下させないで、サージ電圧を抑制するようにしたサージ電圧抑制装置を提供することを目的とする。

[0005]

【課題を解決するための手段】この発明は上記の目的を 達成するために、インバータ出力側にリアクトルを設 50

け、このリアクトルに線路リアクトルが形成される長さのケーブルを介してインパータ出力電圧を電動機に与えて運転する装置において、d v / d t 抑制用フィルタ回路に使用するコンデンサと抵抗との直列回路を、電動機近傍の入力端に接続したものである。

【0006】また、前記直列回路をインバータ側に配設し、一端が電動機の入力端に接続され、他端が前記直列回路に接続したケーブルを設けたものである。

[0007] さらに、電動機の入力端に一端が接続され、他端が整流回路の入力側に接続されたケーブルを設け、前記整流回路の出力側をインバータの直流入力側に接続したものである。

[0008]

【作用】電動機の入力端に線路リアクトルを利用してコンデンサと抵抗の直列回路を設けたdv/dt抑制用フィルタ回路を構成したので、インバータ出力側に設けられるリアクトルの値を小さくすることができる。また、コンデンサと抵抗の直列回路をインバータ側に設けて電動機の入力端から線路リアクトルが形成されるケーブルを用いて前記直列回路に接続したので、インバータ出力側に設けられるリアクトルの値を小さくすることができる。

【0009】さらに、インバータ出力電圧の低下を防止するために、リアクトル、コンデンサ、抵抗を省略して効率の向上を図った。

[0010]

【実施例】以下この発明の実施例を図面に基づいて説明するに、図6と同一部分には同一符号を付して示す。図1はこの発明の第1実施例を示す回路図で、この図1において、LLは線路リアクトルで、この線路リアクトルしと、電動機3の近傍の入力端に接続した抵抗RとコンデンサCとの直列回路を使用してdv/dt抑制用フィルタ回路1を構成する。このように抵抗RとコンデンサCとの直列回路を電動機3の近傍の入力端に接続することにより、線路4(インバータと電動機とを連結するケーブル)のリアクトル分を利用してフィルタが構成できる。これにより、PWMインバータ2の出力側に設けられるリアクトル値を小さくして電圧降下を低減できる。

【0011】図2はこの発明の第2実施例を示す回路図で、この図2において、電動機3の入力端に一端が接続され、他端がPWMインバータ2まで導かれる線路5を設ける。この線路5の他端には抵抗RとコンデンサCとの直列回路を接続する。このような構成にして線路5の線路リアクタンスLL」と、抵抗RとコンデンサCとの直列回路によりdv/dt抑制用フィルタ回路1を形成する。この第2実施例のように構成しても第1実施例と同様の効果が得られる。すなわち、サージ電圧は線路長が長くなるほど、その終端波高値が上昇するから線路5の最長端をPWMインバータ2側に戻してこの線路5の

(3)

最終端でサージ電圧対策を行えばよい。

【0012】図3はこの発明の第3実施例を示す回路図 で、この図3において、PWMインバータ2の出力端に はリアクトルを設けないで、線路4によりPWMインパ ータ2の出力端と電動機3の入力端とを接続する。電動 機3の入力端子には図2と同ように線路5の一端を接続 し、その他端に整流回路6の交流入力端に接続する。こ の整流回路 6 の直流出力端はPWMインパータ 2 の直流 入力端に接続される。

【0013】上記のように線路5を図2の場合と同様に 10 PWMインバータ2側に戻すようにすると線路長が長く なり、これにより、サージ電圧発生時に終端波高値が上 昇する。整流回路6は終端波高値が上昇したときのみ、 動作してPWMインパータ2の直流入力端に整流電圧を 印加する。これにより、電動機3の入力端電圧が上昇す ることがなく、電動機3の絶縁破壊を防止することがで きる。

【0014】図4A、Bおよび図5A、Bは線路4の長 さが200m、線路5の長さが120mにしたとき、図 3の2点における波形を整流回路6がある場合と、ない 20 場合において実験した結果を示す波形図である。図4 A, 図5Aは整流回路6がないときの波形図、図4B, 図5日は整流回路6があるときの波形図である。両図か ら整流回路6がある場合、すなわちサージ電圧対策があ る場合の波形が大幅に改善されていることが判る。この ように、サージ電圧エネルギーを整流回路6を介してP WMインバータ2に戻し、しかも線路4にはリアクトル を設けないので電圧降下が生じない。すなわち、損失が 発生しないなどの利点がある。また、線路5は小容量の

もので良い。

[0015]

【発明の効果】以上述べたように、この発明によれば、 電動機に印加させるPWMインバータの出力電圧の降下 を低減し、かつリアクトル値を小さくできるとともに、 電動機に印加されるサージ電圧を防止することができ る。また、サージ電圧エネルギーをPWMインパータに 戻すことにより高効率を図るとともにサージ電圧を抑制 することができる利点がある。

【図面の簡単な説明】

【図1】この発明の第1実施例を示す回路図、

【図2】この発明の第2実施例を示す回路図、

【図3】この発明の第3実施例を示す回路図、

【図4】Aはサージ電圧対策なしのときの波形図、Bは サージ電圧対策ありのときの波形図、

【図5】Aはサージ電圧対策なしのときの波形図、Bは サージ電圧対策ありのときの波形図、

【図6】従来例を示す回路図。

【符号の説明】

1…d v / d t 抑制用フィルタ回路

2…PWMインバータ

3…電動機

4,5…線路

6 …整流回路


し…リアクトル


LL, LL1…線路リアクトル

R…抵抗

C…コンデンサ

【図1】






[図2]

(4)


特開平6-38543

【図3】




[図4]

(A)





【図5】

(A)




(B)





【図6】



Original document

SURGE VOLTAGE SUPPRESSOR

Publication number: JP6038543 1994-02-10 Publication date:

Inventor:

OGURI HIROSHI

Applicant:

MEIDENSHA ELECTRIC MFG CO LTD

Classification:

- international:

G05F1/10; H02H9/04; H02M1/00; H02M7/48; H02P27/06; G05F1/10;

H02H9/04; H02M1/00; H02M7/48; H02P27/04; (IPC1-7): H02M7/48;

G05F1/10; H02H9/04; H02M1/00; H02P7/63

- European:


Application number: JP19920190465 19920717 Priority number(s): JP19920190465 19920717

View INPADOC patent family View list of citing documents

Report a data error here

Abstract of JP6038543

PURPOSE:To suppress a surge voltage without lowering an output voltage of an inverter as much as possible by connecting a series circuit of a capacitor and a resistor to be used for a filter for suppressing dv/dt to an input terminal near a motor. CONSTITUTION: A filter 1 for suppressing dv/dt has a line reactor LL, and a series circuit of a resistor R and a capacitor C connected to an input terminal near a motor 3. Thus, the series circuit of the resistor R and the capacitor C is connected to the input terminal near the motor 3 to form a filter by utilizing a reactor component of a line (a cable for connecting an inverter to the motor) 4. Thus, the drop of an output voltage of a PWM inverter 2 to be applied to the motor 3 is reduced, a reactor value can be reduced, and a surge voltage to be applied to the motor 3 can be suppressed.



Data supplied from the esp@cenet database - Worldwide